Отправляет email-рассылки с помощью сервиса Sendsay

Бизнес в Интернете

Рассылка закрыта

При закрытии подписчики были переданы в рассылку "Новый проект Юрия Мороза" на которую и рекомендуем вам подписаться.

Вы можете найти рассылки сходной тематики в Каталоге рассылок.

←   Апрель 2001   →
 1
 2
 3
 4
 5
 6
 7
 8
 9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
Автор
Юрий Леонидович Мороз

Статистика

9.567 подписчиков
-48 за неделю
←   Все выпуски   →

Современная Электроника No. 9


Служба Рассылок Subscribe.Ru проекта Citycat.Ru

Современная Электроника No. 9
выпуск 9 от 2001-04-12

Шинные интерфейсы

Доброй работы, Подписчик!

Часть 2. Параллельные шины: что было, что есть и что, может быть, будет.

С самого своего появления вычислительные системы строились на параллельных шинах. Очевидные преимущества параллельности не оставляли никаких шансов последовательным интерфейсам на коротких (~1 метра) расстояних, поэтому все, до чего мог дотянуться параллельный кабель, соединялось параллельно. Производительность системы (которая на столько же зависит от мощности ЦПУ, на сколько и от скорости подвода к нему данных) на протяжении последних сорока лет увеличивалась путем расширения разрядности и повышением тактовой частоты системных шин.

Но простые решения всегда достигаю предела своей эффективности. Не удивляйтесь, но по одному коаксиальному кабелю можно передать больше информации, чем по планарной 64-разрядной шине. Просто уже на 200МГц начинают работать законы СВЧ-техники, где требования к проводникам несколько иные :). Предел 64-разрядной шины на 200Мгц - 200 x 64 = 12.8Гбит. В тоже время для коаксиальных кабелей 12ГГц - совсем не проблема. Так же здесь надо учитывать, что парралельные шины, как правило, мультепликсируются и разделяются многими устройствами, что снижает их пропускную способность в несколько раз. И вообще, многоразрядные параллельные шины просто технологически сложны - кроме линий данных, в них включается еще столько же служебных сигналов, и в результате развести на плате сотню проводников одной лишь шины становится довольно трудно. Но и у чисто последовательных стандартов слишком много недостатков, чтобы они могли претендовать на роль основной технологии в ближайшем будущем.

Это поняли ведушие разработчики вычислительных архитектур - Intel и AMD, и занялись (по отдельности :) подготовкой I/O третьего поколения. Точно также, как на смену ISA пришел PCI, на следующее десятилетие готовиться новый стандарт, который будет выглядеть как нечто среднее между сетевым протоколом и внутренней шиной. Intel пока отстает, он лишь пока продекларировал начало работ в этой области, тогда как AMD уже почти завершила свой стандарт HyperTransport (иначе он называется Lightning Data Transport (LDT)) и готовит его спуск на большую воду к середине 2002 года.

Краткая характеристика этого стандарта HyperTransport: пропускная способность - 6.4GB, топология "двунаправленная точка-точка" (то есть шина используется монопольно), разрядность от 2 до 32 бит (так называемые CAD-биты: Commands, Addresses, and Data).

А пока рынок PC только начал осваивать 64-разрядную версию PCI на 66 МГц, на подходе дальнейшее развитие этой технологии в виде PCI-X (обещанная пропускная способность 1056Mb/s).



Реальные, используемые сегодня параллельные стандарты:


Интерфейсы. Часть 2.
Скорость Длина(м) Стандарт Ссылочки
64 Mbps
(4MHz clock)		 10 IEEE-1284
(парралельный порт)		 Все об IEEE1284
360/180 Mbps
40/20MHz		 12/25 ISO-9316
(SCSI)		 www.scsi.org
132Mbps
 0.2 PCI(CompactPCI) 32/33 официально
полезно
528 Mbps
 0.2 PCI(CompactPCI) 64/66 www.pcimg.org
640 Mbps
40MHz		 0.5 IEEE-1014
(VME)		 www.vita.com
960 Mbps
60MHz		 0.5 IEEE-1194.1
(JTAG)		 www.jtag.com



Есть хороший рускоязычный ресурс, посвященный распиновке компьютерных разъемов - wired.hard.ru.

Для любителей усиливать звук на сайте saleha.al.ru есть подборочка схем на интегральной базе.

Если у вас есть интересные материалы по теме рассылки - пишите, я с удовольствием их опубликую. Пишите также, если у вас возникли любые вопросы или предложения, замечания или дополнения.

НОВОСТИ


  • Xilinx реализовал ядро 32-разрядного процессора на FPGA серии Virtex-II. Процессор называется MicroBlaze, построен по Гарвардской архитектуре с разделением шин данных и команд, запущен на частоте 125МГц. Такая частота для FPGA - очень и очень неплохо. Процессор предназначен для включения в состав SoC-систем, создаваемых на FPGA.

  • HIFN продолжает улучшать показатели своих криптопроцессоров. Криптопроцессоры предназначены для построения защищеных сетей и работают как с IPSec, так и c SSL. Теперь на при помощи кристаллов серии 7854 можно криптовать данные со скоростью 700 Mbits/s.

  • Analog Devices анонсировала новый сигнальный процессор для телефонии - ADSP-2191. Он заменит серии ADSP-218x. Начало выпуска планируется в июне, цена - 15$ при партии 10.000.

  • IBM приступила к реализации программы поддержки университетов и малых фирм, занимающихся технологией SiGe. Совместно с университетом MOSIS IBM бесплатно предоставляет место на общей пластине для исследовательской работы.

    • Автор Сайт рассылки Архив Рассылки

    Были использованны материалы:
    Xilinx
    IBM
    Analog Devices
    HIFN
    EETimes
    ElectronicNews

    Количество подписчиков: 4275

    http://subscribe.ru/
    E-mail: ask@subscribe.ru
    В избранное